高分解能位相シフト回路の検討
高分解能位相シフト回路の検討
カテゴリ: 部門大会
論文No: PS6-5
グループ名: 【C】2024年電気学会電子・情報・システム部門大会
発行日: 2024/08/28
タイトル(英語): Considerations for High-Resolution Phase-Shift Circuits
著者名: 鈴木 雄大(芝浦工業大学),ニコデムス レディアン(芝浦工業大学)
著者名(英語): Yuta Suzuki (Shibaura Institute of Technology),Retdian Nicodimus (Shibaura Institute of Technology)
キーワード: 直交振幅変調|位相誤差|高分解能位相シフト回路|エイリアス抑圧|Quadrature Amplitude Modulation|Phase Error|High-Resolution Phase-Shift Circuits|Alias Suppression
要約(日本語): 直交変調においてIQ信号の振幅と位相のアンバランスがエイリアス抑圧性能を左右する。位相誤差を抑えることで、IQ信号の正確な直交性を維持でき、エイリアス抑圧性能を向上させることができる。位相誤差を低減するためには位相シフト回路が必要となる。T型LC回路を用いた位相シフト回路では、高い分解能を実現するために小さな容量の切り替えが必要である。集積回路の最小容量値はプロセスで決まっており、より小さな容量値を実現するためには容量の直列接続が必要である。しかし、MIMやMOM容量の対接地寄生容量の影響によって小さな容量値の実現は困難である。本研究では、寄生容量の影響を解析し、高分解能位相シフト回路を実現するためのMOM容量の構造を検討する。
受取状況を読み込めませんでした
