高速ディジタル・アナログ変換器における校正アルゴリズムの検討

カテゴリ: 部門大会

論文No: PS6-6

グループ名: 【C】2024年電気学会電子・情報・システム部門大会

発行日: 2024/08/28

タイトル(英語): Study on Calibration Algorithms in High-Speed Digital-Analog Converter

著者名: 村田 理貴（芝浦工業大学）,ニコデムス レディアン（芝浦工業大学）

著者名(英語): Riki Murata (Shibaura Institute of Technology),Retdian Nicodimus (Shibaura Institute of Technology)

キーワード: ディジタル・アナログ変換器|電流ステアリング|ミスマッチ|校正|Digital-Analog Converter|Current Steering|Mismatch|Calibration

要約(日本語): 本研究では、電流ステアリング方式の高速・高分解能ディジタル・アナログ変換器(DAC)の動特性を向上させるための校正アルゴリズムについて検討する。従来校正の過程ではプロセスばらつきによる各電流セルの振幅およびタイミングの相対誤差に基づいて電流セルをソートすることで動作順を決定し、DACの線形性を改善する。本稿では電流セルの制約付き組合せを用いたソートアルゴリズム提案する。MATLABシミュレーションによりサンプリングレート12GSps、信号周波数500MHz以下において従来ソートアルゴリズムと比較してSFDRが最大で2.6dB改善されたことを確認している。