連系インダクタの小型化を目的とする四端子仮想Z回路を用いた系統連系インバータの実機検証

カテゴリ：部門大会

論文No：1-92

グループ名：【D】2025年電気学会産業応用部門大会講演論文集

発行日：2025/8/19

タイトル(英語)：Experimental Verification for Minimizing Interconnected Inductor in Grid-Tied Inverter Utilizing a Four-Terminal Virtual Impedance Circuit

著者名：山﨑 莉槻（長岡技術科学大学）,日下 佳祐（長岡技術科学大学）,渡辺 大貴（長岡技術科学大学）,伊東 淳一（長岡技術科学大学）

著者名(英語)： Riki Yamazaki (Nagaoka University of Technology),Keisuke Kusaka (Nagaoka University of Technology),Hiroki Watanabe (Nagaoka University of Technology),Jun-ichi Itoh (Nagaoka University of Technology)

キーワード：系統連系インバータ,連系インダクタ,仮想インピーダンス回路,四端子回路網理論,Grid-tied inverter,Interconnected inductor,Virtual impedance circuit,Four-terminal network theory

要約(日本語)：

原稿種別：日本語

PDFファイルサイズ：731Kバイト