SOIウェハのハイブリッド接合を用いた画素並列3層積層CMOSイメージセンサ

カテゴリ: 部門大会

論文No: 14P2-A-3

グループ名: 【E】第39回「センサ・マイクロマシンと応用システム」シンポジウム

発行日: 2022/11/07

タイトル(英語): Pixel-Parallel 3-Layer Stacked CMOS Image Sensors Using Hybrid Bonding of SOI Wafers

著者名: 後藤 正英(NHK放送技術研究所), 本田 悠葵(NHK放送技術研究所), 難波 正和(NHK放送技術研究所), 井口 義則(NHK放送技術研究所), 更屋 拓哉(東京大学), 小林 正治(東京大学), 日暮 栄治(東北大学), 年吉 洋(東京大学), 平本 俊郎(東京大学)

著者名(英語): Masahide Goto(NHK Science & Technology Research Laboratories), Yuki Honda(NHK Science & Technology Research Laboratories), Masakazu Nanba(NHK Science & Technology Research Laboratories), Yoshinori Iguchi(NHK Science & Technology Research Laboratories), Takuya Saraya(The University of Tokyo), Masaharu Kobayashi(The University of Tokyo), Eiji Higurashi(Tohoku University), Hiroshi Toshiyoshi(The University of Tokyo), Toshiro Hiramoto(The University of Tokyo)

キーワード: CMOSイメージセンサ|3次元集積化技術|接合|silicon-on-insulator (SOI)|A/D変換回路|CMOS image sensor|3D integration|bonding|silicon-on-insulator (SOI)|A/D converter

要約(日本語): 超高精細と高フレームレートを両立する次世代のイメージセンサを目指して、画素並列信号処理を行う3次元構造イメージセンサの研究を進めている。今回、SiO2にAu電極を埋め込んだ3枚のSOIウェハをハイブリッド接合し、画素内でA/D変換するイメージセンサを試作した結果、16ビットのA/D変換動作や、動画像出力を確認することができ、3層積層で画素並列信号処理を行うイメージセンサの動作実証に初めて成功した。

要約(英語): We report 3-layer stacked pixel-parallel CMOS image sensors developed for the first time. The hybrid bonding of silicon-on-insulator wafers through embedded Au electrodes in SiO2 insulators realizes both face-to-face and face-to-back bonding. Prototype 3-layered sensors confirm the linear response of 16-bit digital signal output, and capture video images, demonstrating the feasibility of multi-layered devices.

PDFファイルサイズ: 1,798 Kバイト