周波数同期型発振回路の時間分解能を利用した1.2V, 15.8ビット容量-デジタル変換IC

カテゴリ: 部門大会

論文No: 15A3-D-3

グループ名: 【E】第39回「センサ・マイクロマシンと応用システム」シンポジウム

発行日: 2022/11/07

タイトル(英語): A 1.2-V 15.8-bit Capacitance-to-Digital Convertor IC Using the Time Resolution of a Frequency-Locked-Loop Oscillator

著者名: 佐藤 裕樹(日清紡マイクロデバイス), 石原 昇(東京工業大学), 伊藤 浩之(東京工業大学)

著者名(英語): Hiroki Sato(Nisshinbo Micro Devices Inc.), Noboru Ishihara(Tokyo Institute of Technology), Hiroyuki Ito(Tokyo Institute of Technology)

キーワード: 容量デジタル変換|時間-デジタル変換|スイッチトキャパシタ|周波数同期回路|容量分解能|Capacitance-to-Digital Convertor|Time-to-Digital Convertor|Switched-Capacitor|Frequency-Locked-Loop|Capacitance-Resolution

要約(日本語): 本研究では、センサの容量変化をデジタル信号に変換する容量-デジタル変換回路において、スイッチトキャパシタを用いた周波数同期型発振回路を適用することで、高い安定性が得られることを明らかにした。0.18umCMOSプロセスにて試作した結果、電源電圧1.2Vで、容量分解能15aF、ENOB15.8bitの高分解能、広ダイナミックレンジの変換特性を実現した。

要約(英語): We propose a new architecture for Capacitance-to-Digital convertor. We clarified the configuration that utilizes the time resolution of the Frequency-Locked-Loop oscillator using a switched capacitor that enables stable operation. As a result, a power supply voltage of 1.2V, a capacitance resolution of 15aF, ENOB of 15.8bit, were achieved.

PDFファイルサイズ: 1,163 Kバイト