1
/
の
1
LUTカスケード・アーキテクチャについて
LUTカスケード・アーキテクチャについて
通常価格
¥440 JPY
通常価格
セール価格
¥440 JPY
単価
/
あたり
税込
カテゴリ: 部門大会
論文No: MC2-4
グループ名: 【C】平成15年電気学会電子・情報・システム部門大会講演論文集
発行日: 2003/08/29
タイトル(英語): LUT Cascade Architecture
著者名: 井口 幸洋(明治大学),笹尾 勤(九州工業大学)
著者名(英語): Yukihiro Iguchi(Meiji University),Tsutomu Sasao(Kyushu Institute of Technology)
キーワード: 再構成可能アーキテクチャ|FPGA|論理合成|決定グラフ|reconfigurable architecture|FPGA|logic synthesis|decision diagram
要約(日本語): LUT(look-up table)を直列多段接続した構造を持つ再構成可能アーキテクチャ「LUTカスケード・アーキテクチャ」を提案する.本方式は,FPGAよりも単純な構造をしており,信号遅延の予測も容易なので設計に要する時間が短かくて済む.また、マイクロプロセッサ+ROM/RAMでソフトウェア的に実現した場合に比べ,低消費電力であり,高速に動作するなどの特長を持っている.
PDFファイルサイズ: 2,937 Kバイト
受取状況を読み込めませんでした
