進化型ハードウェアのためのニューラルネットワークモデル

カテゴリ: 部門大会

論文No: OS5-13

グループ名: 【C】平成16年電気学会電子・情報・システム部門大会講演論文集

発行日: 2004/09/02

タイトル(英語): Neural Network Model for Evolvable Hardware

著者名: 山根 裕一(千葉大学),小圷 成一(千葉大学),平田 廣則(千葉大学)

著者名(英語): Yuuichi Yamane(Chiba University),Seiichi Koakutsu(Chiba University),Hironori Hirata(Chiba University)

キーワード: ニューラルネットワーク|進化型ハードウェア|パルスニューラルネットワークパルスニューラルネットワーク|Neural Network|Evolvable Hardware|Pulse Neural Network

要約(日本語): ニューラルネットワークは認識・制御・予測などへの応用が盛んである。実時間応答可能なニューラルネットワークシステムの構築にはニューラルネットワークのハードウェア上への実装が有効であるが、ハードウェア実装の際には、回路規模や配置配線などの回路資源に関する制約を満たさなければならない。こういった観点から本研究では、ハードウェア実装の際に小さな回路資源で構築可能なニューラルネットワークとしてパルスニューラルネットワークを取り上げ、その学習法として従来手法と比べ少ない回路資源で実装可能な方法を提案する。また従来手法からの学習率改善を目的とした方法を提案する。計算機実験としてパリティ問題に応用し、提案手法の有効性について検討する。

PDFファイルサイズ: 2,607 Kバイト