コンボリューショナル・ニューラルネットワークのためのLSIアーキテクチャとアナログ積和演算回路

カテゴリ: 部門大会

論文No: TC5-4

グループ名: 【C】平成17年電気学会電子・情報・システム部門大会講演論文集

発行日: 2005/09/06

タイトル(英語): A VLSI Architecture for Convolutional Neural Networks and an Analog Multiply-and-Accumulation Circuit

著者名: 野村 修(キヤノン),森江 隆(九州工業大学),是角圭祐 (九州工業大学),真継優和 (キヤノン),岩田 穆(エイアールテック)

著者名(英語): Osamu Nomura(Canon Inc.),Takashi Morie(Kyushu Institute of Technology),Keisuke Korekado(Kyushu Institute of Technology),Masakazu Matsugu(Canon Inc.),Atsushi Iwata(A-R-Tec Corporation)

キーワード: コンボリューショナル・ニューラルネットワーク|VLSI アーキテクチャ|convolutional neural networks|VLSI architecture

要約(日本語): 画像認識のために，広い受容野を持つ階層型畳み込みニューラルネットワークを効率的に実行する集積回路（LSI）のアーキテクチャを提案する。LSIでは，入力画像の画素に対応した2次元アレイの積和演算器を用意し，前段ニューロンの出力値とともに，x,y各軸に基底分解されたシナプス荷重を入力し，それらの積和を計算する。積和演算結果はソーティング回路によりソートされ，大きい値のものから順に，次段の階層のニューロン部の計算を行うために再び2次元積和演算アレイに入力される。これを繰り返すことにより，階層型の畳み込み演算が実現できる。このLSIの演算性能についても見積もりを行った。

PDFファイルサイズ: 3,139 Kバイト