商品情報にスキップ
1 1

GHz帯CMOS LNAの設計

GHz帯CMOS LNAの設計

通常価格 ¥440 JPY
通常価格 セール価格 ¥440 JPY
セール 売り切れ
税込

カテゴリ: 部門大会

論文No: TC1-2

グループ名: 【C】平成20年電気学会電子・情報・システム部門大会講演論文集

発行日: 2008/08/20

タイトル(英語): The design of a GHz-band CMOS LNA

著者名: 加藤 大介(中央大学),杉本 泰博(中央大学)

著者名(英語): kato Daisuke(Chuo University),sugimoto Yasuhiro(Chuo University)

キーワード: CMOS LNA|GHz|設計|雑音指数|利得ゲートノイズ|CMOS LNA|GHz|design|noise figure|gaingate induced noise

要約(日本語): LNA(低雑音増幅器)に要求される能力は「低雑音であること」、「利得が高いこと」の2点である。これらを同時に満たすことがLNAの設計において重要である。低雑音を達成するために、GHz帯においてCMOS-LNAのMOS-FET内部で発生する雑音であるチャネル熱雑音及びゲートノイズの2種類の雑音を考え、これが最小となる条件を探った。また、高利得を実現するためには出力でのパワーマッチングを適切なものとする必要があるので、雑音指数を悪化させることなく利得を高める手法を併せて検討した。今回我々は以上の事を実測と理論式を用いることで検討したので報告する。

PDFファイルサイズ: 1,603 Kバイト

販売タイプ
書籍サイズ
ページ数
詳細を表示する