パルスニューロンモデルを用いたブロック構造ニューラルネットワークのFPGA実装

カテゴリ: 部門大会

論文No: GS2-2

グループ名: 【C】平成21年電気学会電子・情報・システム部門大会講演論文集

発行日: 2009/09/03

タイトル(英語): An FPGA Implementation of Block-Based Neural Networks using Pulse Neuron Model

著者名: 久郷 大輔(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学),平田 廣則(千葉大学)

著者名(英語): daisuke Kugou(Chiba University),seiichi koakutsu(Chiba University),takashi Okamoto(Chiba University),hironori Hirata(Chiba University)

キーワード: FPGA|進化型ハードウェア|遺伝的アルゴリズム|ニューラルネットワーク|パルスニューロンモデル|FPGA|Evolvable Hardware|Genetic Algorithm|Neural Network|Pulse neuron model

要約(日本語): 進化型ハードウェアの研究として，ハードウェア実装に適したブロック構造ニューラルネットワーク（BBNN）が提案されている。しかし，BBNNは乗算を多用するため，大きなネットワークを実装するのが難しい。そこで本研究では，乗算を削減するために入出力をパルス化したブロック構造パルスニューラルネットワーク（BBPNN）に着目し，FPGAへ実装する方法を提案する。実装の結果，回路規模が削減され，提案手法の有効性が確認された。

PDFファイルサイズ: 3,777 Kバイト