ブロック構造パルスニューラルネットワークのハードウェア実装

カテゴリ: 部門大会

論文No: OS4-7

グループ名: 【C】平成22年電気学会電子・情報・システム部門大会講演論文集

発行日: 2010/09/02

タイトル(英語): A Hardware Implementation of Block-Based Pulsed Neural Networks

著者名: 笠原 聡(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学),平田 廣則(千葉大学)

著者名(英語): Satoshi Kasahara(Chiba University),Seiichi Koakutsu(Chiba University),Takashi Okamoto(Chiba University),Hironori Hirata(Chiba University)

キーワード: ニューラルネットワーク|ブロック構造|パルスニューロン|遺伝的アルゴリズム|Neural Network|Block-Based Structure|Pulse neuron|Genetic Algorithm

要約(日本語): 本研究では,パターン認識問題の学習を行う論理回路をVerilog HDLにより,ネットワークサイズを変えながら複数設計し,FPGA実装におけるブロック構造ニューラルネットワーク（BBNN）とブロック構造パルスニューラルネットワーク（BBPNN）の回路規模を検証する。

PDFファイルサイズ: 4,253 Kバイト