小型CPUコアを用いたAES処理

カテゴリ: 部門大会

論文No: GS5-7

グループ名: 【C】平成23年電気学会電子・情報・システム部門大会講演論文集

発行日: 2011/09/07

タイトル(英語): Study on AES Processing with small CPU core

著者名: 堤 大祐(北海道立総合研究機構),大村 功(北海道立総合研究機構),阿部 司(苫小牧工業高等専門学校),吉村 斎(苫小牧工業高等専門学校),稲川 清(苫小牧工業高等専門学校)

著者名(英語): Daisuke Tsutsumi(Hokkaido Research Organization),Isao Ohmura(Hokkaido Research Organization),Tsukasa Abe(Tomakomai National College of Technology),Hitoshi Yoshimura(Tomakomai National College of Technology),Kiyosi Inagawa(Tomakomai National College of Technology)

キーワード: 組込みシステム|FPGA|AES|CPUコア|Embedded Systems|FPGA|AES|CPU Core

要約(日本語): 少ないハードウェアリソースでAdvanced Encryption Standard(AES)処理を実現するため，Field Programmable Gate Array(FPGA)を用いてSubBytes変換など複数あるAESの操作をそれぞれハードウェア化し，各ハードウェアモジュールを独自16ビットCPUコアで制御を行った。Xilinx社製ソフトプロセッサコアMicroBalzeでFast Simplex Link(FSL)を用いて制御した場合に比べて，ハードウェアリソースの使用量が約30%低減した。

PDFファイルサイズ: 3,674 Kバイト