信号圧縮処理のハードウェア実装

カテゴリ: 部門大会

論文No: TC4-5

グループ名: 【C】平成23年電気学会電子・情報・システム部門大会講演論文集

発行日: 2011/09/07

タイトル(英語): An Implementation of Compression process for Hardware by FPGA

著者名: 木村 誠聡(神奈川工科大学),松尾 実苗(神奈川工科大学),片山 卓也(神奈川工科大学),川崎 大地(神奈川工科大学)

著者名(英語): Tomoaki Kimura(Kanagawa Institute of Technology),Minae Matsuo(Kanagawa Institute of Technology),Takuya Katayama(Kanagawa Institute of Technology),Daichi Kawasaki(Kanagawa Institute of Technology)

キーワード: 圧縮|HDL|ハードウェアハードウェア|Compression|HDL|Hardware

要約(日本語): 本稿では信号処理で使われる圧縮処理についてのハードウェア実装について述べる．画像の高解像度化やリアルタイムで収集されるデータなどにより扱われる情報量は年々大きくなりつつあるため，これらの情報を圧縮した後に保存，通信などの処理が行われる．一般的に圧縮処理はコンピュータのCPUを用いて圧縮処理されるが，扱う情報量が膨大になりつつある今，コンピュータのCPUによる処理では能力に限界が生じている．本稿ではこれらの画像やデータなどの情報をリアルタイムで圧縮するハードウェア回路について開発を行ったので，報告をする．

PDFファイルサイズ: 4,925 Kバイト