ユビキタスプロセッサのトレードオフ設計

カテゴリ: 部門大会

論文No: MC1-1

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): The trade-off design of a ubiquitous processor

著者名: 一戸 康平(弘前大学),三村 直道(弘前大学),成田 一貴(弘前大学),高木竜哉 (弘前大学),佐藤友暁 (弘前大学),黒川 敦(弘前大学),深瀬 政秋(弘前大学)

著者名(英語): Kohei Ichinohe(Hirosaki University),Naomichi Mimura(Hirosaki University),Kazuki Narita(Hirosaki University),Tatsuya Takaki(Hirosaki University),Tomoaki Sato(Hirosaki University),Atsushi Kurokawa(Hirosaki University),Masaaki Fukase(Hirosaki University)

キーワード: ユビキタス|プロセッサ|SOC|ゲーテッドクロック|トレードオフ省電力化|ubiquitous|processor|SOC|Gated clock|trade offpower saving

要約(日本語): 我々が開発しているユビキタスプロセッサHCgorillaは、ダブルコア構造で、各コアはJava対応型のメディア処理用と暗号・復号用のパイプラインで構成される。本発表は、プロセッサ設計に付き物のトレードオフに配慮したHCgorillaの開発に関する。省電力化はプロセッサのモバイル化やグリーンIT等の面から第一のファクタとなっているが、通常はスピードの犠牲の上に達成される。本質的なオーバーヘッドなしに低電力化をもたらすgated clockの導入にも、設計の複雑化による工程の増加、開発コストの増加、チップコストの増加等のデメリットがある。このため少量生産のSOCには必ずしも適さない。よって本発表では、gated clockを実装したHCgorillaを評価することによって、今後のトレードオフ設計による省電力化の一助とする。評価はHCgorillaに搭載されている各命令を数回ループさせ、Gated clock導入前と比較して行う。結果MFU、SAUに大きな電力削減が確認された。

PDFファイルサイズ: 4,330 Kバイト