ゲーテドクロックシステムへのNBTI起因デバイス劣化のインパクト

カテゴリ: 部門大会

論文No: MC1-3

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): Impact of Device Degradation Due to NBTI on Gated-clock System

著者名: 星 誠(弘前大学),渡邊 眞之(弘前大学),黒川 敦(弘前大学)

著者名(英語): Makoto Hoshi(Hirosaki University),Masayuki Watanabe(Hirosaki University),Atsushi Kurokawa(Hirosaki University)

キーワード: 負バイアス温度不安定性|ゲーテドクロック|セットアップ時間|信頼性|シフトレジスタ|NBTI|gated-clock|setup-time|reliability|shift register

要約(日本語): 大規模集積回路のデジタル部の同期設計において、セットアップ違反とホールド違反は主要なタイミング制約である。タイミング制約は環境やプロセスばらつきに依存する。近年は経時劣化の信頼性も設計で考慮されるようになってきた。中でも微細化につれてNBTIによるPMOSFETの劣化が深刻な問題となってきている。また同期回路の低電力化のためにゲーテドクロックが一般に使われるようになってきた。本論文では、CMOS回路にアンバランスな劣化を生じさせるNBTIがゲーテドクロックを用いたシステムに与える影響を提示する。シフトレジスタ構成回路を例に、クロック分配によるスキュー、セットアップ時間、ホールド時間、クロックから出力までの遅延等を解析し、ゲーテドクロックシステムへのNBTIインパクトを明確にする。

PDFファイルサイズ: 7,523 Kバイト