IPSプロセッサ向け多重化バスの開発

カテゴリ: 部門大会

論文No: MC1-4

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): Development of a Multiplexed Bus for the IPS Processor

著者名: 佐藤友暁 (弘前大学),片岡 卓也(弘前大学),深瀬 政秋(弘前大学)

著者名(英語): Tomoaki Sato(Hirosaki University),Takuya Kataoka(Hirosaki University),Masaaki Fukase(Hirosaki University)

キーワード: IPS|プロセッサ|多重化|バス|IPS|Processor|Multiplexing|Bus

要約(日本語): 多様な場所でインターネットを利用することが可能なスマートフォンやタブレットは，従来のパソコン以上に不正アクセスやコンピュータウイルス対策が要求される。バッテリで駆動するスマートフォンやタブレットは，ノート型パソコンよりも非力なCPUを搭載しているため，ソフトウエアによるこれらの対策は限界がある。このような問題に対し，我々はスマートフォンやタブレット上で動作可能なIPSプロセッサの開発を進めている。IPSプロセッサは，イーサネットMAC，検知ユニット，制御用CPU間をイーサネットフレームの単位によるバス幅で接続する必要がある。このイーサネットフレームは1,518bytesであるため，膨大な配線が必要になる。本研究では，ウェーブ化による多重化バスを開発し，ゲートレベルシミュレーションによって多重化動作が可能であることを示し，配線の削減が可能であることを明らかにする。

PDFファイルサイズ: 3,050 Kバイト