ユビキタスプロセッサのクロックスキーム融合

カテゴリ: 部門大会

論文No: PS2-1

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): Clock scheme fusion of a Ubiquitous Processor

著者名: 成田 一貴(弘前大学),三村 直道(弘前大学),高木竜哉 (弘前大学),一戸 康平(弘前大学),深瀬 政秋(弘前大学),佐藤友暁 (弘前大学)

著者名(英語): Kazuki Narita(Hirosaki University),naomiti Mimura(Hirosaki University),Tatuya Takaki(Hirosaki University),kouhei Ichinohe(Hirosaki University),masaaki Fukase(Hirosaki University),tomoaki Sato(Hirosaki University)

キーワード: CMOS|スタンダードセル|チップ|ユビキタスプロセッサ|CMOS|standard cell|chip|ubiquitous

要約(日本語): HCgorillaはモバイルと環境に対する省電力性、マルチメディアに対する高速高機能性、ユビキタスに対する信頼性の全てを追求することから、ユビキタスプロセッサと呼んでいる。HCgorillaのハードウェア仕様の抜本的改良には、クロック供給の最適化が重要である。何故なら、スループットの主要因子クロックスピードはCMOSセルのダイナミック電力に比例する。クロックスピードを律速するのはパイプラインで、クロック供給先のパイプラインレジスタはスキャン方式のテストやゲーテッドクロックに併用される。HCgorillaではさらに、ウェーブパイプラインという独自のクロック技術が加わっている。しかし、CADツールはウェーブ化の設計には適しておらず、このため十分なハードウェア仕様が得られなかった。本研究の目的は、ウェーブパイプラインを含むクロックスキームの最適融合手法を開発し、ユビキタスプロセッサチップに実装と評価することである。

PDFファイルサイズ: 1,936 Kバイト