パルス形ハードウェアニューロンモデルのレイアウト設計に対する一検討

カテゴリ: 部門大会

論文No: PS2-4

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): A Study on Layout Design of Pulse-Type Hardware Neuron Model

著者名: 小久保 智彬(日本大学),建部 達弥(日本大学),佐伯 勝敏(日本大学),関根 好文(日本大学)

著者名(英語): Tomoaki Kokubo(Nihon University),Tatsuya Tatebe(Nihon University),Katsutoshi Saeki(Nihon University),Yoshihumi Sekine(Nihon University)

キーワード: レイアウト|配線容量|パルス形ハードウェアニューロンモデル|ニューラルネットワーク|Layout|Wiring Capacity|Pulse-Type Hardware Neuron Model|Newral Network

要約(日本語): 近年，生体が有する学習機能を工学的に応用する研究が進められている．生体では脳に存在する数百億個のニューロンとシナプスで構成されるニューラルネットワークによって情報処理が行われていることが報告されている．また，工学的にニューラルネットワークモデルを構築する場合，多数のニューロンモデルを必要とし，1セルのレイアウト面積は十分小さくする必要がある．しかし，レイアウトにおいて容量の占有面積が大きくなる．本稿では，パルス形ハードウェアニューロンモデルの容量を配線容量に模擬させるレイアウト設計に対する検討を行い，配線容量を用いることで容量の占有面積を削減できることを明らかにしている．

PDFファイルサイズ: 958 Kバイト