集積化のための低容量を用いたカオス発振回路に対する一検討

カテゴリ: 部門大会

論文No: PS2-6

グループ名: 【C】平成24年電気学会電子・情報・システム部門大会講演論文集

発行日: 2012/09/05

タイトル(英語): A Study on Chaotic Oscillation Circuit Using Low Capacitor for Integreted Circiut

著者名: 董 佳新(日本大学),和田 生久真(日本大学),佐々木 芳樹(日本大学),佐伯 勝敏(日本大学),関根 好文(日本大学)

著者名(英語): Jiaxin Dong(Nihon University),Ikuma Wada(Nihon University),Yoshiki Sasaki(Nihon University),Katsutoshi Saeki(Nihon University),Yoshifumi Sekine(Nihon University)

キーワード: 集積回路|低容量化|カオス発振回路|Λ形負性抵抗素子|パルス形ハードウエアニューロンモデル|Integrated Circuit|Lowcapacitor|Electronic Oscillation|lambda-Shaped Negative Resistance Devices|Neuron Model

要約(日本語): 近年，脳型情報処理システム構築のため，生体ニューロンが持つ優れた情報処理能力の工学的応用を目指した研究が行なわれている．一方，ニューロン単体に周期的な電気パルスを入力することでカオス応答が得られるため，単体のニューロンの回路モデルにおいてカオス発振可能なモデルの構築が必要である．先に我々は，カオス発振可能なパルス形ハードウェアニューロンモデルについて提案した．しかし，容量値が数pFオーダーのため，集積化した場合,占有面積が大きくなる．本稿では，集積化のための低容量を用いたカオス発振回路に対する検討を行い，負性抵抗特性を示すΛ形負性抵抗素子の出力電流を調節し，外部から刺激電流を入力することで，低容量においてもカオス発振が可能であることを明らかにしている．

PDFファイルサイズ: 1,299 Kバイト