ユビキタスプロセッサの低電力高効率高信頼性設計

カテゴリ: 部門大会

論文No: OS1-2

グループ名: 【C】平成26年電気学会電子・情報・システム部門大会講演論文集

発行日: 2014/09/03

タイトル(英語): Power, Performance and Reliability Aware Design of a Ubiquitous Processor

著者名: 小田桐 舞央(弘前大学),深瀬 政秋(弘前大学)

著者名(英語): Mao Odagiri(Hirosaki University),Masaaki Fukase(Hirosaki University)

キーワード: 可変クロック|プロセッサ|ウェーブパイプライン|パイプラインの乱れ|スループット遅延|variable clock|processor|wave-pipeline|pipeline disturbance|throughputdelay

要約(日本語): 次世代型ユビキタスプロセッサとして、我々は双方向通信とメディア処理とハードウェア暗号を一体化したHCgorillaを開発してきた。HCgorillaでは、HW/SW協調設計と低電力高速化の2点を踏まえ、ウェーブ化MFU（Multi-functional unit）を演算実行段として搭載した。この場合のクロックはMFUの遅延によって律速され、信頼性-高速化のトレードオフへの対処が難しい。本研究では、この課題への対処法として可変クロック方式を提案し、プロセッサの低電力化、高性能化、高信頼化の総合的かつ最適な達成を目指す。さらに、可変クロック方式HCgorillaの0.18 ?m CMOSのゲートレベル設計を行う。妥当性確認では、ユビキタスアプリケーションで頻出する整数型と浮動小数点型の混合演算を含むルーチンについて実行時のエネルギー効率を測定する。

PDFファイルサイズ: 614 Kバイト