インダクタンス逆行列を用いた三次元集積回路の貫通シリコンビア間結合容量抽出

カテゴリ: 部門大会

論文No: OS1-3

グループ名: 【C】平成26年電気学会電子・情報・システム部門大会講演論文集

発行日: 2014/09/03

タイトル(英語): Coupling Capacitance Extraction between TSVs in 3-D ICs Using Inverse Inductance Matrix

著者名: 小林 徹哉(弘前大学),新岡 七奈子(弘前大学),深瀬 政秋(弘前大学),黒川 敦(弘前大学)

著者名(英語): Tetsuya Kobayashi(Hirosaki University),Nanako Niioka(Hirosaki University),Masaaki Fukase(Hirosaki University),Atsushi Kurokawa(Hirosaki University)

キーワード: 三次元集積回路|貫通シリコンビア|結合容量|インダクタンス逆行列|3-D IC|TSV|Coupling Capacitance|Inverse Inductance Matrix

要約(日本語): 　貫通シリコンビア（TSV）を使った三次元集積回路（3-D IC）において、TSVに関する寄生素子は回路動作に大きく影響を及ぼす。TSV間の結合容量を高速に求めるために、インダクタンス逆行列を用いた手法が提案されている。しかし、非常にシンプルで限定された構造において電磁界解析の結果とよく一致するという報告しかなく、様々な条件における精度や実際の3-D IC設計への適用方法についてはほとんど提示されていない。TSVの配置によっては誤差が大きくなり、また、チップに配置される膨大な数のTSVに対して、インダクタンス逆行列を求めることは現実的ではない。　そこで、本論文では、様々な条件での結合容量の精度を明らかにし、同径で規則的なTSV配置における効果的なインダクタンス行列の作成方法、さらに異径で不規則な配置の場合における現実的な抽出方法を提案する。

PDFファイルサイズ: 777 Kバイト