高速通信非同期式回路における多入力調停回路の構成方式に関する考察

カテゴリ: 部門大会

論文No: OS1-5

グループ名: 【C】平成26年電気学会電子・情報・システム部門大会講演論文集

発行日: 2014/09/03

タイトル(英語): A Study of Multi-way Arbiter Implementation Methods for High-Speed Communication Asynchronous Circuits

著者名: 今井 雅(弘前大学),黒川 敦(弘前大学)

著者名(英語): Masashi Imai(Hirosaki University),Atsushi Kurokawa(Hirosaki University)

キーワード: 非同期式回路|多入力調停回路|高速通信高速通信|Asynchronous circuits|Multi-way arbiter|High-speed communication

要約(日本語): 　LSIのタイミング方式には、大別してクロック信号を用いる同期式回路と、クロック信号を用いずデータ自体にタイミング情報を付加し、要求?応答ハンドシェイクプロトコルに基づいて動作する非同期式回路がある。共有リソースを使用する非同期式回路では、ある共有リソースに対して、任意のタイミングでアサートされる要求信号を調停する素子が必要となる。VLSI製造技術の進歩に伴って一つのチップに搭載されるコア数は増加しており、リソースを共有するコアの数も大きくなることが考えられる。本稿では、多数の要求信号を高効率・高性能に調停する回路の設計方式に関して検討した結果を示す。

PDFファイルサイズ: 245 Kバイト