集積化電源の小面積化設計の検討

カテゴリ: 部門大会

論文No: PS7-3

グループ名: 【C】平成26年電気学会電子・情報・システム部門大会講演論文集

発行日: 2014/09/03

タイトル(英語): A study of small chip area DC-DC converter design

著者名: 小高 晃(山梨大学),佐藤 隆英(山梨大学),兼本 大輔(山梨大学)

著者名(英語): Akira Odaka(Yamanashi University),Takahide Sato(Yamanashi University),daisuke Kanemoto(Yamanashi University)

キーワード: 集積化電源|スパイラルインダクタ|チップ占有面積|マルチフェイズコンバータ|on-chip DC-DC converter|spiral indctor|chip area|multiphase converter

要約(日本語): DC-DCコンバータを集積回路上に構成する場合、チップ面積の制約から、用いるインダクタとキャパシタの素子値L及びCが制限される。電源回路の出力電圧リプルはL、Cに反比例するため、集積化電源では出力電圧リプルが問題となる。出力電圧リプルを低減する手法としてマルチフェーズコンバータが知られている。しかし、マルチフェーズコンバータにおいてチップ占有面積を最小とするインダクタの定め方は明らかにされていない。そこで本研究ではマルチフェイズコンバータにおいて占有面積を最小とするL、Cの定め方を明らかにする。スパイラルインダクタの理論式より、Lとインダクタ面積の関係式を導出する。コンバータの出力電圧リプルを表す式から、電源回路全体の占有面積とLの関係を導く。得られた関係式を用いることで、プロセスと許容される出力電圧リプルが与えられた時に、占有面積を最小とするL,Cを定めることが可能となる。

PDFファイルサイズ: 504 Kバイト