高密度CMOSアレイ上の培養神経回路の成熟と神経雪崩現象

カテゴリ: 部門大会

論文No: TC4-32

グループ名: 【C】平成26年電気学会電子・情報・システム部門大会講演論文集

発行日: 2014/09/03

タイトル(英語): Neuronal avalanche during maturation of cultured cortical network on high density CMOS array

著者名: 眞田 章広(東京大学),矢田 祐一郎(東京大学),三田 毅(東京大学),神﨑亮平 (東京大学),高橋 宏知(東京大学)

著者名(英語): Akihiro Sanada(The University of Tokyo),Yuichiro Yada(The University of Tokyo),Takeshi Mita(The University of Tokyo),Ryohei Kanzaki(The University of Tokyo),Hirokazu Takahashi(The University of Tokyo)

キーワード: 培養神経細胞|神経雪崩現象|自己組織化臨界現象|冪乗則|CMOSアレイ|cultured neuron|neuronal avalanche|self-organized criticality|power low|CMOS array

要約(日本語): 大脳皮質において観察される神経雪崩現象は記憶などの情報保持に関与すると考えられている。先行研究から、神経雪崩現象の規模の確率分布は一般に冪乗分布に従い、細胞の成長に伴い分布の詳細な形状は変化することが知られている。しかしながら、幼若な神経回路における神経雪崩現象の性質については十分に研究されていない。そこで本研究では、神経細胞の成長に伴って冪乗則に従う神経雪崩現象が形成される過程に着目した。高い空間分解能をもつ高密度CMOS電極アレイ上にラット胎児由来の大脳皮質神経細胞を分散培養し、播種後から２週間の活動を経日的に記録した。計測された電位変化データからスパイクの時空間パターンを算出し、神経雪崩現象を平均発火間隔に従ってクラスタリングした。神経雪崩現象の規模の確率分布に対して両対数軸で回帰分析を行い、得られた決定係数の変化から、神経雪崩現象が冪乗則に従うまでの変化を解析した。

PDFファイルサイズ: 596 Kバイト