最小経路数に基づく構造探索を導入したブロック構造ニューラルネットワーク学習法

カテゴリ: 部門大会

論文No: GS7-1

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): A Learning Method for Block-Based Neural Networks with Structure Search Based on the Least Number of Routes

著者名: 乘松 直人(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学)

著者名(英語): Naoto Norimatsu(Chiba University),Seiichi Koakutsu(Chiba University),Takashi Okamoto(Chiba University)

キーワード: 進化型ハードウェア|ブロック構造ニューラルネットワーク|遺伝的アルゴリズム遺伝的アルゴリズム|Evolvable Hardware|Block-Based Neural Network|Genetic Algorithm

要約(日本語): ハードウェアを環境に応じて進化させる進化型ハードウェア（EHW）のモデルとして，ハードウェア上に進化的構築が可能なブロック構造ニューラルネットワーク（BBNN）が提案されている。BBNNは高い拡張性と学習可能な構造を持ち，重みを整数に制限してFPGAへの実装を容易化している。BBNNの学習は，ネットワークの構造と重みをビット列で表現し，遺伝的アルゴリズム（GA）により同時に最適化して行うが，効率的な学習が行われるとは限らない。そのため，適切な構造を求めた後，その構造で重みの学習を行う，二段階最適化が必要となる。本稿では，ネットワーク構造を評価するための指標として，入力から出力に至るフローの最小経路数を提案し，ネットワークの構造探索に応用する。提案手法では，GAにより最小経路数を最大化するように探索を行い，重み学習を行う構造を決定する。このように二段階最適化を行い，その有効性を確認する。

PDFファイルサイズ: 304 Kバイト