4値ALUに用いる論理演算ユニットの設計

カテゴリ: 部門大会

論文No: GS10-2

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): Design of the logic unit for four-valued Arithmetic and Logic Unit

著者名: 松永 祐太郎(佐賀大学),森 智博(佐賀大学),野口 卓朗(佐賀大学),清水 暁生(有明工業高等専門学校),石川 洋平(有明工業高等専門学校),深井 澄夫(佐賀大学)

著者名(英語): Yutaro Matsunaga(Saga University),Tomohiro Mori(Saga University),Takuro Noguchi(Saga University),Akio Shimizu(National Institute of Technology,Ariake College),Yohei Ishikawa(National Institute of Technology,Ariake College),Sumio Fukai(Saga University)

キーワード: 多値論理システム|4値ALU|4値論理回路4値論理回路|multivalued logic system|four-valued ALU|four-valued logic circuit

要約(日本語): 近年，回路の高機能化・高性能化に伴い配線量の増大による回路規模の増加が問題となっている。この問題を解決する方法のひとつとして，多値論理システムの適用を検討している。我々の研究室では，Floating-Gate MOSFET(FG-MOSFET)を用いた多値論理回路が提案されている。しかし，4値ALUに組み込むことを想定した場合，FG-MOSFETを用いるとトランジスタ数の増加により回路構成が大きくなることが問題となる。これまでに，差動対を用いることでFG-MOSFETを使用せずに4値AND回路，4値OR回路を設計した。この回路は従来の回路に比べトランジスタ数を1/2 1/3に抑えることで回路規模の縮小を実現した。本報告では，提案した4値AND回路，4値OR回路を用いてAND，OR，NAND，NORの演算を行なう4値論理演算ユニットの設計を行なう。また，シミュレーションにより所望の動作を確認する。

PDFファイルサイズ: 388 Kバイト