4値ALUに用いる四則演算回路の設計

カテゴリ: 部門大会

論文No: GS10-3

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): Design of a four arithmetic operater used for four-valued arithmetic and logic unit

著者名: 森 智博(佐賀大学),野口 卓朗(佐賀大学),清水 暁生(有明工業高等専門学校),石川 洋平(有明工業高等専門学校),深井 澄夫(佐賀大学)

著者名(英語): Tomohiro Mori(Saga University),Takuro Noguchi(Saga University),Akio Shimizu(Ariake National College of Technology),yohei Ishikawa(Ariake National College of Technology),Sumio Fukai(Saga University)

キーワード: 多値論理回路|四則演算|FG-MOSFETFG-MOSFET|multivalued logic circuit|four arithmetic operations|FG-MOSFET

要約(日本語): 近年、LSI内部のトランジスタ数の増加とともに、配線量の増大が問題となっている。この問題の解決方法のひとつとして多値論理システムが提案されている。本研究室では標準CMOSプロセスで製造可能な、Floating Gate(FG) MOSFETを用いた多値論理システムの実現を目標としている。これまでにFG-MOSFETを用いて４値演算回路の設計を行ってきた。本報告ではシステムの一部であるALUに用いる四則演算回路を、4値加算器、減算器、乗算器、除算器それぞれの回路を用いて設計を行う。提案回路の構成は、回路構成が複雑な4値除算器を基本とし、各演算回路部の共通化をはかることで、回路規模の縮小を行った。個別に構成する場合に比べ、トランジスタ数を約半分とすることができた。4つの演算の切り替えは、各命令信号を入力し、CMOSスイッチにて、回路構成を変更して実現している。設計した回路は、シミュレーションにより所望の動作を確認できた。

PDFファイルサイズ: 1,464 Kバイト