MOSFETの寄生容量を考慮したZVS-D級インバータの設計

カテゴリ: 部門大会

論文No: MC4-1

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): Effect of MOSFET Parasitic Capacitances on Class-D ZVS Inverter

著者名: 魏 秀欽(長崎大学)

著者名(英語): Xiuqin Wei(Nagasaki University)

キーワード: 高電力密度|電源回路|高周波|高効率|ZVS　D級インバータ寄生容量

要約(日本語): 情報機器の高度化に伴ってより高効率で高電力密度の電源回路の開発が求められている. そのような中で、ZVS D級インバータが注目されている. ZVS D級インバータは従来のD級インバータの低スイッチストレスというメリットを維持しつつ, スイッチングの瞬間にスイッチの電圧を零にするZVS条件を達成することにより高周波で高効率な動作が可能である. しかし, 動作周波数の上昇に伴いスイッチとして用いるMOSFETの寄生容量の影響が大きくなるため, ZVS条件を達成できなくなり, ZVS D級インバータの効率が低下する. 本研究では, MOSFETの寄生容量を考慮したZVS D級インバータの設計式を導出する. また, シミュレーションを行い, MOSFETの寄生容量を考慮することにより, スイッチ電圧がZVS動作条件を満足することを示し, 本研究の設計式の妥当性を確認する.

PDFファイルサイズ: 753 Kバイト