Ｅ級増幅器によるＥＥＲ送信機の応答を高速化するアーキテクチャ

カテゴリ: 部門大会

論文No: MC4-6

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): Novel Architecture of EER Transmitter with Class-E Amplifier

著者名: 末次 正(福岡大学),空閑祥太郎 (福岡大学),魏 秀欽(長崎大学)

著者名(英語): Tadashi Suetsugu(Fukuoka University),Shotaro Kuga(Fukuoka University),Xiuqin Wei(Nagasaki University)

キーワード: 電力増幅器|スイッチング増幅器|EEREER|Power amplifier|Switching power amplifier|EER

要約(日本語): This paper presents a novel architecture of the
envelope elimination and restoration (EER) transmitter with the
class-E ampli er. A design example is also given along with
the PSpice-simulation results. In the proposed architecture, a
MOSFET is added and connected to the dc-feed inductance of the
class-E ampli er in parallel, basing on the conventional Envelope
Pulse Width Modulation (EPWM)-EER architecture. Therefore,
it is possible to obtain no transient-attenuation performance and
fast rising-time response by applying the proposed architecture

PDFファイルサイズ: 765 Kバイト