集積化脳神経プローブ用ノイズキャンセリング回路の開発

カテゴリ: 部門大会

論文No: PS5-8

グループ名: 【C】平成27年電気学会電子・情報・システム部門大会講演論文集

発行日: 2015/08/27

タイトル(英語): Development of Noise-cancelling Circuit for Intelligent Silicon Neural Probe System

著者名: 清山 浩司(長崎総合科学大学),西野 悟(長崎総合科学大学),谷 卓治(東北大学),岩上卓磨 (東北大学),伊藤圭汰 (東北大学),田中 徹(東北大学)

著者名(英語): Koji Kiyoyama(Nagasaki Institute of Applied Science),Satoru Nishino(Nagasaki Institute of Applied Science),Takaharu Tani(Tohoku University),Takuma Iwagami(Tohoku University),Keita Ito(Tohoku University),Tetsu Tanaka(Tohoku University)

キーワード: 脳神経プローブ|ノイズキャンセリング|相関二重サンプリング法相関二重サンプリング法|Intelligent SiliconNeural Probe System|Noise-cancelling|Correlated Double Sampling

要約(日本語): 近年，脳科学や医療分野において，高精度かつ小型軽量で脳波計測が行える計測システムの実現が強く求められている。我々は頭蓋内外に配置して複数の脳波を同時，かつ多点高密度での計測が可能である多機能集積化脳神経プローブシステムの開発を進めている。本研究では脳波計測チップに搭載する自己校正機能を有するノイズキャンセリング回路の開発を行っている。今回はプローブシステムの回路で発生するノイズのキャンセリング手法について述べる。ノイズ除去には相関二重サンプリング法(CDS: Correlated Double Sampling)を用い，スイッチ，キャパシタおよびアンプで構成するスイッチド・キャパシタ回路を設計した。CMOS-0.18μmテクノロジのSPICEシミュレーション解析結果から，提案する回路はノイズ電圧を0~1Vまで変化させた際の残留ノイズが最大でも20μVであることを確認した。試作した回路の評価結果は発表で詳説する。

PDFファイルサイズ: 549 Kバイト