ブロック構造ニューラルネットワークにおける基本ブロック実装の改良

カテゴリ: 部門大会

論文No: GS9-3

グループ名: 【C】平成28年電気学会電子・情報・システム部門大会講演論文集

発行日: 2016/08/31

タイトル(英語): An Efficient Block-Based Neural Networks Model Modifying Calculation Procedures of Outputs

著者名: 吉田 樹弥(千葉大学),小圷 成一(千葉大学),岡本 卓(千葉大学)

著者名(英語): Mikiya Yoshida|Seiichi Koakutsu|Takashi Okamoto

キーワード: 進化型ハードウェア|ブロック構造ニューラルネットワーク|遺伝的アルゴリズム遺伝的アルゴリズム|Evolvable Hardware|Block-Based Neural Network|Genetic Algorithm

要約(日本語): Field Programmable Gate Array(FPGA)へのブロック構造ニューラルネットワーク(BBNN)の実装時には，各基本ブロックが可能なすべての構造になりうるSmart Block based Neuron(sBbN)モデルを用いた実装が行われる。しかし，このsBbNモデルでは学習に使用しない重みの値を学習中に保持し続ける必要があり，余分なリソース使用が発生する。本研究では，BBNNの基本ブロックの実装方法を改良し，未使用の重みの数を削減したBBNNモデルを提案し，BBNNの重みとネットワーク構造の同時学習に応用する。計算機実験により提案手法の有効性を検証する。

PDFファイルサイズ: 273 Kバイト