抵抗変化型メモリ素子を用いたスパイクタイミングによるニューラル学習回路

カテゴリ: 部門大会

論文No: TC15-2

グループ名: 【C】平成28年電気学会電子・情報・システム部門大会講演論文集

発行日: 2016/08/31

タイトル(英語): A Neural Learning Circuit by Spike Timing Using a Resistance Change Memory Device

著者名: 安藤 秀幸(九州工業大学),富崎 和正(九州工業大学),森江 隆(九州工業大学),福地 厚(北海道大学),有田 正志(北海道大学),高橋 庸夫(北海道大学)

著者名(英語): Hideyuki Ando|Kazumasa Tomizaki|Takashi Morie|Atsushi T.Fukuchi|Masashi Arita|Yasuo Takahashi

キーワード: 抵抗変化型メモリ|ニューラルネットワークハードウェア|STDP制御回路|SET/RESET動作|resistance change memory|neural network hardware|STDP control circuit|SET/RESET operation

要約(日本語): With the progress of practical applications of deep learning in neural networks, high-performance digital or analog VLSI neural networks with learning ability are being developed. The most crucial issue for analog VLSI neural networks is development of analog memory devices. Recently, as such a device, resistance change memory devices have actively been studied. Spike-timing dependent plasticity (STDP) is often implemented as a learning rule in analog VLSI neural networks. In this paper, we report control circuits for STDP using resistance change memory devices and show their operations.

PDFファイルサイズ: 828 Kバイト