CMOSカオスボルツマンマシン回路の設計と評価

カテゴリ: 部門大会

論文No: TC10-5

グループ名: 【C】平成29年電気学会電子・情報・システム部門大会講演論文集

発行日: 2017/09/06

タイトル(英語): Design and Evaluation of CMOS Chaotic Boltzmann Machine Circuits

著者名: 山口 正登志(九州工業大学),岩元 剛毅(九州工業大学),田向 権(九州工業大学),鈴木 秀幸(大阪大学),森江 隆(九州工業大学)

著者名(英語): Masatoshi Yamaguchi|Gouki Iwamoto|Hakaru Tamukoh|Hideyuki Suzuki|Takashi Morie

キーワード: CMOS集積回路|カオス|ボルツマンマシンボルツマンマシン|CMOS integrated circuit|Chaos|Boltzmann Machine

要約(日本語): ボルツマンマシンは、ニューラルネットワークの代表的な確率モデルであるが、並列動作型専用アナログ集積回路での実装においては、ユニットと同数の乱数生成回路が必要となるため、回路占有面積と消費電力の観点から非常に高コストになるという問題がある。これに対して、確率的動作の代わりにアナログ非線形ダイナミクスを用いて、決定論的に動作するカオスボルツマンマシン（CBM）が提案されている。CBMは乱数生成器を必要とせず、その計算能力は元のボルツマンマシンに匹敵することが示されているため、アナログ集積回路により効率的な実装が期待できる。我々はすでにCBMのためのCMOSアナログ回路を提案しているが、本発表ではその設計方針について述べると共に、CMOS集積回路試作結果と、CBMネットワーク回路でのカオス的動作に関する測定・評価結果を示す。

PDFファイルサイズ: 1,353 Kバイト