Multi-Delayインバータを用いたバーニア型サブレンジングTDCの検討

カテゴリ: 部門大会

論文No: GS13-2

グループ名: 【C】平成30年電気学会電子・情報・システム部門大会プログラム

発行日: 2018/09/05

タイトル(英語): A Study of The Vernier Type Coarse-Fine Time-to-Digital Converter using Multi-Delay Inverter

著者名: 田中 駿佑(青山学院大学),松谷 康之(青山学院大学),稲垣 雄志(青山学院大学)

著者名(英語): Shunsuke Tanaka|Yasuyuki Matsuya|Yuji Inagaki

キーワード: 時間デジタライザ|サブレンジング|MDインバータ|量子化誤差|Time to Digital Converter|Coarse-Fine|Multi-Delay Inverter|Quantization Error

要約(日本語): TDC(Time to Digital Cnverter)に対し，時間分解能を可変とする回路を適用することによるサブレンジング化する検討を行った。提案TDCはバーニア型TDCの遅延バッファの時間分解能を可変とし，初めに長い遅延時間で疎変換を行い，時間差が長い遅延時間以下になったら，それ以降の比較段の時間分解能を小さくして密変換を行う。これにより，疎変換から密変換に移行する際の量子化誤差の抽出を不要とするとともに，移行する際の無駄時間を無くした。提案回路において時間分解能（1 LSB）を127 psとした7 bit TDCを構成し，回路シミュレータvirtuosoを用いてシミュレーションを行った。この結果から微分非直線性誤差DNL及び，積分非直線性誤差INLを求めるとDNLは±0.2 LSB，INLは±0.015 LSB以内となった。

PDFファイルサイズ: 356 Kバイト