CMOSアナログ回路設計に関する考察

カテゴリ: 部門大会

論文No: GS2-7

グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム

発行日: 2019/08/28

タイトル(英語): Study on CMOS Analog Circuit Design of Inverse function Delayed Model

著者名: 権田 一真(琉球大学),金城 光永(琉球大学),島袋 勝彦(琉球大学)

著者名(英語): Kazuma Gonda|Mitsunaga Kinjo|Katsuhiko Shimabukuro

キーワード: 逆関数遅延モデル|CMOSアナログ回路|Λ型負性抵抗回路Λ型負性抵抗回路|Inverse function Delayed Model|CMOS Analog Circuit|Lambda-Shaped Negative Resistance Circuit

要約(日本語): 現在主流のコンピュータでの計算時間が，問題の規模に対して指数関数的な時間必要となる問題として，素因数分解問題や巡回セールスマン問題などが存在する。これらの問題に対して，人間の脳の工学的モデルを利用して構築されたニューロコンピュータを用いることで比較的速く解ける可能性がある。そのモデルの一つとして逆関数遅延(ID)モデルが提案されている。IDモデルが持つダイナミクス中にある負性抵抗特性を活用することで，組合せ最適化問題に生じる極小値問題を回避することができ，特定の問題に対しては100%の確率で解を得ることができる。このモデルのハードウェア実現として，FPGAを利用した研究報告例はあるがチップ化による実現例は未だない。そこで本研究ではIDモデルを用いた高集積化神経回路の実現を目指し，IDモデルの核となる負性抵抗特性のCMOSアナログ回路による設計を提案し，その比較検討について報告する。

PDFファイルサイズ: 639 Kバイト