ASIC実装した疑似線形帰還シフトレジスタPUFの性能評価

カテゴリ: 部門大会

論文No: GS12-7

グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム

発行日: 2019/08/28

タイトル(英語): Performance Evaluation of Pseudo Linear Feedback Shift Register PUF Implemented by ASIC

著者名: 野崎 佑典(名城大学),吉川 雅弥(名城大学)

著者名(英語): Yusuke Nozaki|Masaya Yoshikawa

キーワード: PUF|疑似線形帰還シフトレジスタPUF|性能評価|ハードウェアセキュリティ|PUF|Pseudo linear feedback shift register PUF|Performance evaluation|Hardware security

要約(日本語): 近年，様々なデバイスをネットワークで相互に接続させるInternet of Things（IoT）が急速に普及している。そして，これらのIoTデバイスのセキュリティを確保する技術として，Physical Unclonable Function（PUF）が注目されている。PUFは半導体の製造時に生じる電気特性のばらつきを各デバイスの固有値として抽出する技術であり，PUFを利用することでIoTデバイスの認証を行うことができる。また，PUFの実用化において，様々な実装形態（FPGAやASIC，様々な製造プロセス）でのPUF性能について評価することは非常に重要である。本研究では，ASIC（180nmプロセス）によって実装された疑似線形帰還シフトレジスタ（Pseudo Linear Feedback Shift Register: PLFSR）PUF（PLFSR PUF）の性能について，代表的なPUF性能指標を用いて定量的に評価する。

PDFファイルサイズ: 691 Kバイト