1
/
の
1
組込みシステムにおける低オーバヘッドなマルチコア並列化技術の評価
組込みシステムにおける低オーバヘッドなマルチコア並列化技術の評価
通常価格
¥440 JPY
通常価格
セール価格
¥440 JPY
単価
/
あたり
税込
カテゴリ: 部門大会
論文No: OS3-7
グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム
発行日: 2019/08/28
タイトル(英語): Evaluation of low overhead multi-core parallelization technology in embedded systems
著者名: 川上 大樹(三菱電機),追立 真吾(三菱電機),藤本 堅太(三菱電機),南角 茂樹(大阪電気通信大学)
著者名(英語): Daiki Kawakami|Shingo Oidate|Kenta Fujimoto|Shigeki Nankaku
キーワード: マルチコアプロセッサ|並列実装技術|並列化ライブラリ並列化ライブラリ|multi-core processor|Parallel implementation technology|Parallelization library
要約(日本語): 近年,組込みシステムにおいても,性能および省エネルギー性の向上のためにはマルチコアプロセッサによる並列化が必要となっている。msec単位のリアルタイム処理を行うような組込みシステムの場合,並列化可能な処理が逐次実行時で数百usec以下の演算量となることが考えられる。このような組込みシステムにおいては,複数のコアへの処理分散と完了検出を実現するための並列化オーバヘッドを数十usec以下などに抑える必要がある。本発表では,組込みシステムに適した低オーバヘッドな並列実装技術と評価結果について報告する。
PDFファイルサイズ: 552 Kバイト
受取状況を読み込めませんでした
