多層ニューラルネットワークによる大規模論理回路推定アルゴリズムの開発

カテゴリ: 部門大会

論文No: PS3-3

グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム

発行日: 2019/08/28

タイトル(英語): Development of Estimation Algorithm to Large Scale Logic Circuit Using Multilayered Neural Network

著者名: 佐々木 郷悟(明治大学),小野 治(明治大学),三木 一郎(明治大学)

著者名(英語): Kyogo Sasaki|Osamu Ono|Ichiro Miki

キーワード: 大規模論理回路推定|ニューラルネットワーク|ドロップアウト|人工知能|Large Scale Logic circuit estimation|Neural network|Dropout|Artificial intelligence

要約(日本語): ニューラルネットワークに基づく機械学習は1940年代から現在に至るまで発展し続けている。本研究では，論理回路推定アルゴリズムを用いて，教師データとして扱った4入力1出力からなる2つの論理回路モデル推定をすでに示した。本論文においては，学習後のニューラルネットワークのシナプス荷重値に対してDropoutを繰り返し適用することで，提案する論理回路推定アルゴリズムが大規模な論理回路モデル推定に適用できる可能性を示す。学習後のニューラルネットワークを論理回路のみで表すことができれば，シナプス荷重バラメータの積和計算および活性化関数への代入が不必要となる。したがって，ニューラルネットワークの入出力計算において演算量の削減を見込める。また，ニューラルネットワークから論理回路を推定することで入出力結果のみを出力するだけでなく，その出力にいたった原因をも論理回路の推定結果から説明できるようになる可能性がある。

PDFファイルサイズ: 475 Kバイト