The design of 0.7V SAR ADC in SOTB CMOS technology

カテゴリ: 部門大会

論文No: SS1-1

グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム

発行日: 2019/08/28

タイトル(英語): The design of 0.7V SAR ADC in SOTB CMOS technology

著者名: 佐々木 美波(東京都市大学),大津 俊貴(東京都市大学),山田 秀一郎(東京都市大学),傘 昊(東京都市大学),松浦 達治(東京都市大学),堀田 正生(東京都市大学)

著者名(英語): Minami Sasaki|Toshiki Ohtsu|Shuichiro Yamada|Hao San|Tatsuji Matsuura|Masao Hotta

キーワード: SAR ADC|SOTB|Low voltage circuits|Asynchronous

要約(日本語): This paper presents 0.7V 12bit 3Msps successive approximation register analog-to-digital converter (SAR ADC) in 65nm SOTB CMOS technology. By utilizing substrate voltage control technique of SOTB CMOS, SAR ADC can operate with supply voltage as low as Vdd=0.7V. SPICE simulation results show the feasibility and reliability of proposed technique.

PDFファイルサイズ: 425 Kバイト