次世代高性能パッケージを実現するための低温接続技術

カテゴリ: 部門大会

論文No: TC14-8

グループ名: 【C】2019年電気学会電子・情報・システム部門大会プログラム

発行日: 2019/08/28

タイトル(英語): Low Temperature Interconnect Technologies for the Realization of Next Generation High Performance Packages

著者名: 村山 啓(新光電気工業),相澤 光浩(新光電気工業),大井 淳(新光電気工業)

著者名(英語): Kei Murayama|Mitsuhiro Aizawa|Kiyoshi Oi

キーワード: 低温接合|Sn-Biはんだ|低ストレス|エレクトロマイグレーション|添加元素|Low temperature bonding|Sn-Bi solder|low stress|Electro-migration|additive element

要約(日本語): より高度なAI，ニューロコンピュータ等の高性能なコンピューティング技術を実現するため，次世代パッケージではチップの大型化対応，微細化，エレクトロマイグレーション耐性の向上が求められる。チップ-基板間のCTEミスマッチは接続部の位置ズレや大きなストレスを引き起こす。低融点はんだであるSn-Bi系はんだを使う事でSACはんだと比べてリフロー時の最高温度を50℃程度低減でき，反りや接続部のストレスを減らす事が可能である。一方，Sn-Bi系はんだではエレクトロマイグレーション耐性が高いもののBiの比抵抗が高くBi原子がアノード側へ堆積し，抵抗上昇する課題があった。そこで，Biの組成比を変更し，微量元素を添加する事により抵抗上昇率や抵抗上昇速度を抑える効果があるかを考察した。その結果Bi濃度を30wt.%にすることで抵抗上昇率を抑え，微量元素として0.5wt.%のCu，0.06wt.%のNiを添加することにより抵抗上昇速度を遅く出来る事を確認した。

PDFファイルサイズ: 2,736 Kバイト