選択的静電塗布法を用いた薄膜トランジスタの作製

カテゴリ: 研究会(論文単位)

論文No: DEI15053

グループ名: 【A】基礎・材料・共通部門 誘電・絶縁材料研究会

発行日: 2015/05/15

タイトル(英語): Thin Film Transistors Using Selective Electrospray Deposition Method

著者名: 工藤 一浩(千葉大学),山内 博(千葉大学),酒井 正俊(千葉大学)

著者名(英語): Kazuhiro Kudo(Chiba University),Hiroshi Yamauchi(Chiba University),Masatoshi Sakai(Chiba University)

キーワード: 有機電界効果トランジスタ|縦型トランジスタ|塗布型デバイス|ペンタセン|静電塗布法|有機半導体|organic field-effect transistor|vertical channel transistor|printable device|pentacene|electrospray deposition|organic semiconductor

要約(日本語): 本報告では新しく提案した選択的静電塗布法によりp 型、n 型nの塗布型トランジスタを作製し、その動作を確認した。デバイス電極とノズル間の電圧制御により、ゲート絶縁膜上のチャネル形成領域に直接半導体薄膜のパターニング成膜を可能とし、マスクや複雑な装置等を用いることなく、安価に、容易に半導体層を形成することが期待できる。

要約(英語): We proposed a novel selective electrospray deposition (SESD) method for the fabrication of n-type and p-type printable field-effect transistors. In the SESD method, an electric field is applied between the nozzle and patterned electrodes on a substrate. We demonstrated that the simple patterning on the selected electrode by controlling the applied voltage.

原稿種別: 日本語

PDFファイルサイズ: 1,178 Kバイト