1
/
の
1
GaN-FETの連鎖的誤動作を抑制するためのソース端子のインダクタンスを考慮した配線インダクタンス設計指針
GaN-FETの連鎖的誤動作を抑制するためのソース端子のインダクタンスを考慮した配線インダクタンス設計指針
通常価格
¥440 JPY
通常価格
セール価格
¥440 JPY
単価
/
あたり
税込
カテゴリ: 部門大会
論文No: 1-35
グループ名: 【D】平成28年電気学会産業応用部門大会講演論文集
発行日: 2016/08/30
タイトル(英語): A Design Guideline of Parasitic Inductance Including the Source Terminal Inductance for Preventing Oscillatory False Triggering of GaN-FETs
著者名: 松本 隆之介(岡山大学),梅谷 和弘(岡山大学),平木 英治(岡山大学)
著者名(英語): Ryunosuke Matsumoto|Kazuhiro Umetani|Eiji Hiraki
キーワード: GaN-FET|配線インダクタンス|誤動作|発振, GaN-FET|parasitic inductance|false triggering|oscillation
PDFファイルサイズ: 975 Kバイト
受取状況を読み込めませんでした
