多層プリント回路基板を用いたインバータ主回路の浮遊容量低減に関する検討

カテゴリ: 部門大会

論文No: 1-78

グループ名: 【D】2019年電気学会産業応用部門大会講演論文集

発行日: 2019/08/20

タイトル(英語): An Examination on Reduction of Stray Capacitance for Inverter Main Circuit Using Multilayer Printed Circuit Boards

著者名: 石川 光亮(北海道大学),小笠原 悟司(北海道大学),竹本 真紹(北海道大学),折川 幸司(北海道大学)

著者名(英語): Kohsuke Ishikawa|Satoshi Ogasawara|Masatsugu Takemoto|Koji Orikawa

キーワード: 浮遊容量|配線インダクタンス|寄生容量|プリント回路基板, stray capacitance|stray inductance|parasitic capacitance|printed circuit board

PDFファイルサイズ: 769 Kバイト