DACE確率過程モデルを用いたアナログ集積回路のサイジング手法一大域解探索手法の検討-

カテゴリ: 研究会(論文単位)

論文No: ECT05028

グループ名: 【C】電子・情報・システム部門　電子回路研究会

発行日: 2005/03/11

タイトル(英語): A Global Optimization Method for Device Sizing of Analog Integrated Circuit with DACE Stocastic Model

著者名: 藤田 智弘(立命館大学),川崎 紀(立命館大学),飯塚 治(立命館大学),服部 拓也(立命館大学)

著者名(英語): FUJITA Tomohiro(Ritsumeikan University),KAWASAKI Kazuki(Ritsumeikan University),IIDUKA Osamu(Ritsumeikan University),HATTORI Takuya(Ritsumeikan University)

キーワード: アナログ集積回路|デバイスサイジング|DACE確率過程モデル|大域最適化

原稿種別: 日本語

PDFファイルサイズ: 988 Kバイト