差動出力発振回路の位相雑音評価

カテゴリ: 研究会(論文単位)

論文No: ECT07099

グループ名: 【C】電子・情報・システム部門　電子回路研究会

発行日: 2007/12/07

タイトル(英語): A Study of Phase Noise of the Differential Output Oscillator

著者名: 野村 記央(エプソントヨコム),森田 和彦(エプソントヨコム),青柳 勇二(エプソントヨコム)

著者名(英語): Norio Nomura(EPSON TOYOCOM CORPORATION),Kazuhiko Morita(EPSON TOYOCOM CORPORATION),Yuji Aoyagi(EPSON TOYOCOM CORPORATION)

キーワード: Jitter|位相雑音|ｺﾙﾋﾟｯﾂ発振回路|負性抵抗|差動出力発振回路

要約(日本語): インターネットや携帯電話のサービス向上により、基地局の伝送レートの高速化が進んでいる。このため、クロック発生源である発振器の高周波化が進んでいるが、発振器は一般に、周波数が高くなると、Jitterが劣化する問題がある。Jitterの劣化は、装置上でビットエラーを発生する危険があり、とても重要なファクターである。Jitterとして問題になるのは、位相雑音でFloor levelに該当する周波数数帯域であり、Floor levelを低減することでJitterを改善できる。また、JitterはPLL方式等を使用

要約(英語): By the service improvement the internet and mobile phone, the speedup of the transmission rate on base station advances. In this situation the frequency of oscillator which is clock signal become high year by year. Therefore, the frequency of the oscillat

原稿種別: 日本語

PDFファイルサイズ: 260 Kバイト