抑制性入力に着目したSTDPを有するパルス形ハードウェアニューロンモデルに対する検討

カテゴリ: 研究会(論文単位)

論文No: ECT07105

グループ名: 【C】電子・情報・システム部門　電子回路研究会

発行日: 2007/12/08

タイトル(英語): A Study on Pulse-Type Hardware Neuron Model with STDP by Inhibitory Input

著者名: 清水 亮(日本大学),佐伯 勝敏(日本大学),関根 好文(日本大学)

著者名(英語): Ryo Shimizu(Nihon University),Katsutoshi Saeki(Nihon University),Yoshifumi Sekine(Nihon University)

キーワード: STDP|抑制性入力|パルス形ハードウェアニューロンモデル|LTP/LTD

要約(日本語): 近年，学習則であるSTDP(Spike Timing Dependent synaptic plasticity)が発見された。本論文では，シナプス結合荷重を制御電圧により調整可能なシナプス回路，及び，抑制性細胞によるパルス入力の有無に着目し，シナプスの増強，抑圧に対応する2つの時間窓を示すシナプス結合荷重制御回路について検討を行い，その結果，構築した2つのシナプス回路が，制御電圧により電流を制御可能であることを示した。また，シナプス結合荷重制御回路が，2つのパルスの時間差に依存し，抑制性入力の有無により

要約(英語): In recent years, synaptic plasticity, which is dependent on the order and time interval of pre- and post-synaptic spikes, has been observed by physiological experiments. There are two types of STDP which are characterized by an asymmetric time window and

原稿種別: 日本語

PDFファイルサイズ: 307 Kバイト