ダブルエッジトリガ型位相比較器を用いた位相同期回路の小面積化

カテゴリ: 研究会(論文単位)

論文No: ECT08004

グループ名: 【C】電子・情報・システム部門　電子回路研究会

発行日: 2008/01/31

タイトル(英語): Area-Efficient Phase-Locked Loop using Double-Edge-Triggered Phase-Frequency Detector

著者名: 馬村哲郎 (東京工業大学),高木 茂孝(東京工業大学),藤井 信生(東京工業大学)

著者名(英語): Tetsuro Mamura(Tokyo Institute of Technology),Shigetaka Takagi(Tokyo Institute of Technology),Nobuo Fujii(Tokyo Institute of Technology)

キーワード: 位相同期回路|ダブルエッジトリガ型位相比較器|デューティ比|スプリアス|phase-locked loop|double-edge-triggered phase-frequency detector|duty ratio|spurious

原稿種別: 日本語

PDFファイルサイズ: 476 Kバイト