2次ΔΣADCに対する利得可変積分回路の適用

カテゴリ: 研究会(論文単位)

論文No: ECT08092

グループ名: 【C】電子・情報・システム部門　電子回路研究会

発行日: 2008/11/13

タイトル(英語): 2nd-Order Delta-Sigma ADCs Using a Variable-Gain Integrator.

著者名: 小山 靖仁(豊橋技術科学大学),和田 和千(豊橋技術科学大学),田所 嘉昭(豊橋技術科学大学)

著者名(英語): Yasuyoshi OYAMA(Toyohashi University of Technology),Kazuyuki WADA(Toyohashi University of Technology),Yoshiaki TADOKORO(Toyohashi University of Technology)

キーワード: ΔΣADC|スイッチトキャパシタ積分回路|利得可変積分回路|熱雑音|フリッカ雑音|Delta-Sigma ADC|Switched Capaciter Integrator|Variable-Gain Integrator|Thermal Noise|Flicker Noise

要約(日本語): 利得可変積分回路を適用した2次のΔΣADCを提案する．従来の利得可変積分回路は1段目の積分回路の利得変化によって2段目の積分回路の電荷転送に不連続性が生じてしまうため，1段目の積分回路利得の切り替えがADC出力に影響してしまうという問題があった．提案する利得可変積分回路は積分回路のサンプリング容量とホールディング容量を同時に変化させることで，1段目の利得切り替えによる電荷の不連続性が生じない構成となっている．提案する利得可変積分回路を用いることにより，一定利得の積分回路を用いる構成に対し，素子雑音の低減が

要約(英語): A 2nd-order delta-sigma ADC using a variable-gain integrator is proposed. A previous variable-gain integrator is not available for 2nd-order delta-sigma ADC because of its discontinuity of transfer of charge when the gain of the 1st integrator is changed.

原稿種別: 日本語

PDFファイルサイズ: 656 Kバイト