高速サンプル･ホールド回路用クロックのジッタ測定と応用に関する一検討

カテゴリ: 研究会(論文単位)

論文No: ECT09001

グループ名: 【C】電子･情報･システム部門 電子回路研究会

発行日: 2009/01/22

タイトル(英語): Study on clock jitter measurement technique for high-speed SH circuit

著者名: 平野太祐 (武蔵工業大学),川村哲志 (武蔵工業大学),堀田正生 (武蔵工業大学)

著者名(英語): DaisukeHirano (Musashi Institute of Technology),TetsushiKawamura (Musashi Institute of Technology),MasaoHotta (Musashi Institute of Technology)

キーワード: サンプル･ホールド回路|クロック･ジッタ|ＡＤ変換器|分周器|Sample and hold circuit|Clock jitter|ADC|Divider

要約(英語): A clock jitter measurement technique is proposed. The amount of jitter between two clocks which are outputs of two dividers can be easily estimated by using X-Y mode of a digital oscilloscope. We describe measurement results of the clock jitter and a tech

原稿種別: 日本語

PDFファイルサイズ: 858 Kバイト