チャージサンプリングフィルタの容量削減に関する一考察

カテゴリ: 研究会(論文単位)

論文No: ECT09009

グループ名: 【C】電子･情報･システム部門 電子回路研究会

発行日: 2009/01/22

タイトル(英語): Capacitance Reduction of Charge Sampling Filter Using Passive Switched Capacitor Circuit

著者名: 仲野雄太朗 (東京理科大学),佐藤広生 (東京理科大学),兵庫明 (東京理科大学),関根慶太郎 (東京理科大学)

著者名(英語): nakanoyutaro (tokyo university of science),satohiroki (tokyo university of science),hyogoakira (tokyo university of science),sekinekeitaro (tokyo university of science)

キーワード: チャージサンプリングフィルタ|ＣＭＯＳ|アナログ回路|charge sampling filter|CMOS|analog circuit

要約(英語): This paper describes a method of capacitor reduction applicable to charge sampling filter with integration characteristics using passive switched capacitor circuit. While the switched capacitor circuit has a capacitor at the output node for summing the si

原稿種別: 日本語

PDFファイルサイズ: 599 Kバイト